密碼算法的FPGA實現和加速優化

電子信息

一、項目分類

顯著效益成果轉化

二、成果簡介

主要針對密碼算法的FPGA實現和加速優化。其特征在于，系統通過軟硬件協同實現不同認證機制，系統包括硬件認證模塊和軟件功能模塊。利用FPGA的可編程邏輯電路部分實現認證機制算法的硬件加速。

集成電路中差分對管的失調電壓或者帶隙電壓會隨著溫度和電源電壓的變化而產生漂移，從而惡化前臺校正的結果。經過理論分析、模擬仿真和實際電路測試，我們發現這種由溫度和電源電壓變化而引起的失調漂移呈現一定的線性特征，可以用線性內插或者反饋的方式對失調漂移進行校正，從而無需傳統的后臺校正電路，具有校正電路簡單、對比較器正常工作無干擾、精度高等優點。

發明專利

ZL201910361085.9； ZL201210564336.1等

達到國內先進水平

獨立研究