高等教育領域數字化綜合服務平臺
武漢大學
教育部
- 50 高校采購信息
- 974 科技成果項目
- 0 創新創業項目
- 0 高校項目需求
一種基于 FPGA 的模擬位同步時鐘信號傳輸及提取電路系統
2021-04-14 00:00:00
云上高博會
http://www.502d.xyz
關鍵詞：
提取電路系統
所屬領域:
項目成果/簡介:
本實用新型涉及通信工程技術，具體涉及一種基于 FPGA 的模擬位同步時鐘信號傳輸及提取電路系
統，包括 CLK 時鐘信號，還包括 m 序列信號產生系統，模擬信道傳輸系統，位同步時鐘提取系統；所
述 m 序列信號產生系統接 CLK 時鐘信號，所述 m 序列信號產生系統、模擬信道傳輸系統和位同步時鐘
提取系統依次連接。該提取電路系統適用時鐘頻率范圍 1Hz~1MHz，頻率精確度達到 10-5 數量級，檢測
速度快（小于 3 秒），運行穩定，人機交互
項目階段:
知識產權編號:
掃碼關注，查看更多科技成果
取消
確定